@WikiNewPageEditViewToolsHelp
Create New Page Create New Page from Copy
Create your new wiki
Edit this page Copy from this page Rename
Attach (Upload) File
Edit Menu
Newest Change History Referer Trackback
Page List Tag Cloud RSS1.0 RSS2.0
Search
@Wiki Guide
FAQ/about @wiki FAQ/about Editting FAQ/about Register
Update Infomation Release Plan

Control Registers

Name     Bits  Desc  File  Method
y  ASR0  64 mult/div  sparc_exu_div_yreg.v cru_dff SMUL
ccr  ASR2  8 condition code  sparc_exu_eclccr.v cru_dff
asi  ASR3  8 address space identifier  lsu_dctldp.v cru_dff
tick  ASR4  64   

tlu_tdp.v

tlu_tcl.v (npt)

  
pc  ASR5  64 program counter  sparc_ifu_fdp.v save pc_s on chk, restore to pc_bf on rbk
npc  ASR5  64 next program counter  - -
fprs  ASR6  3 fp reg state  sparc_ifu_swl.v   
pcr  ASR16  64 performance control       
pic  ASR17  64 performance instrumentation       
gsr  ASR19  64 global state  sparc_ffu_dp.v cru_dff
softint_set  ASR20  64 atomic set softint     
softint_clear  ASR21  64 atomic clear softint     
softint  ASR22  64 #schedule interrupt  tlu_dp.v  softint_mon disabled for thread0
tick_cmpr  ASR23  64 tick compare  tlu_tdp.v   
stick  ASR24  64 system tick  tlu_tdp.v   
stick_cmpr  ASR25  64 system tick compare  tlu_tdp.v   
   ASR 16-21  Implementation specific          
tpc1, tpc6  PR0  64 trap program counter  tlu.v   cru_bw_r_rf32x80 1 thread: 8x80
tnpc1, tnpc6  PR1  64 trap next program counter  tlu.v   cru_bw_r_rf32x80.
tstate1, tstate6  PR2  43 trap state  tlu.v   cru_bw_r_rf32x80.
tt1, tt6  PR3  9 trap type  tlu_tdp.v   
tba  PR5  64 trap base address  tlu_tdp.v   
pstate  PR6  13 processor state  tlu_tdp.v   
tl  PR7  3 trap level  tlu_tcl.v   
pil  PR8  4 processor interrupt level  tlu_tcl.v   
cwp  PR9  5 current window pointer  sparc_exu_rml_cwp.v   
cansave  PR10  5 savable windows  sparc_exu_rml.v   
canrestore  PR11  5 restorable windows  sparc_exu_rml.v   
cleanwin  PR12  5 clean windows  sparc_exu_rml.v   
otherwin  PR13  5 other windows  sparc_exu_rml.v   
wstate  PR14  6 window state  sparc_exu_rml.v   
gl  PR16  3 global level       
                 
hpstate  HPR0  64 hp state       
htstate1, htstate10  HPR1  64 hp trap state       
hintp  HPR3  64 hp interrupt pending       
htba  HPR5  64 hp trap base address       
hver  HPR6  64 hp implementation version       
hstick_cmpr  HPR31  64 hp system tick compare